MyHDL یک پکیج پیاده سازی شده به زبان پایتون(python) است که توانایی توصیف سخت افزار را به زبان پایتون اضافه می کند. سخت افزار طراحی شده با استفاده از MyHDL می تواند به صورت خودکار به زبان های Verilog یا VHDL تبدیل شود. کدهای Verilog یا VHDL حاصل Synthesizable بوده به این معنی که قابل پیاده سازی (به عنوان مثال بر روی FPGA) هستند. این کتابخانه به صورت open source بوده و کدهای آن در اینجا موجود است.

منابع:

http://www.myhdl.org/

https://en.wikipedia.org/wiki/MyHDL


https://t.me/langroud

مجموعه داده فارسی برای طبقه بندی متون

Zerynth یک میان افزار برای وسیله های هوشمند

طراحی سخت افزار با زبان برنامه نویسی پایتون (Python)

زبان ,سخت ,پایتون ,افزار ,myhdl ,طراحی ,به زبان ,سخت افزار ,پایتون python ,یا vhdl ,verilog یا

مشخصات

تبلیغات

آخرین ارسال ها

برترین جستجو ها

آخرین جستجو ها

منتظرالمهدی۳۱۳ indigo کسب درآمد از اینترنت The Blue World وبلاگ حقوقی محمد نصری مهاجری گروه آموزشی حسابداری استان گلستان فروشگاه محصولات زناشویی مصنوعی آزمایشی مرکز آموزشی نیایش قوچان آموزش خرید ساک لوازم نوزاد و کیف لوازم به صورت اینترنتی